مسارات تطور رقائق السيليكون لمراكز البيانات المستقبلية

مع تنامي الطلب على الذكاء الاصطناعي القابل للتوسع، تتجه خرائط طريق أشباه الموصلات نحو استقرار معماري طويل الأمد ومجالات حوسبة متخصصة. وقد كشفت AMD مؤخرًا عن خططها للجيل التالي من معماريات x86 والمعالجات الرسومية، مسلطةً الضوء على انتقال نحو بنية تحتية عالية الكفاءة للذكاء الاصطناعي حتى نهاية العقد.

تعزيز أداء المعالجات المركزية مع Zen 7 وZen 8

أكدت AMD رسميًا تطوير معماريتَي Zen 7 وZen 8، والمقرر طرحهما في 2028 و2030 على التوالي. وتمثل هاتان المعماريتان انتقالًا إلى عقد تصنيع متقدمة دون 2 نانومتر، يُرجح أن تعتمد على تقنيات التصنيع A16 أو A14 من TSMC. وستقدم عائلة Zen 7، التي تُطرح تحت اسم EPYC «Florence»، دعمًا لمعايير الذاكرة من الجيل التالي مثل DDR6 وMRDIMM لتخفيف اختناقات عرض النطاق في مراكز البيانات عالية الكثافة.

وبعيدًا عن قوة المعالجة الخام، تمثل Zen 7 تحولًا مهمًا نحو الدمج المعياري لتسريع الذكاء الاصطناعي على مستوى النواة. وستكون هذه المعالجات الأولى التي تتضمن امتدادات الحوسبة للذكاء الاصطناعي، أو ACE، وهو تطوير نتج عن تعاون مجموعة x86 Ecosystem Advisory Group بين AMD وIntel. ويضمن هذا التوحيد القياسي أن تكون ميزات تسريع المصفوفات متسقة عبر منظومة x86، بما يوفر للمهندسين أساسًا متوقعًا لتطوير أعباء عمل الذكاء الاصطناعي الوكيلي.

خرائط طريق متخصصة للمعالجات الرسومية من أجل الذكاء الاصطناعي الوكيلي

تنقسم خريطة طريق AMD للمعالجات الرسومية إلى خطوتين رئيسيتين، إذ تستهدف إحدى المنصتين دورة 2027، فيما تمتد الأخرى إلى تجهيزات البنية التحتية لعام 2028.

مقارنة بين الأجيال المقبلة من معالجات Instinct الرسومية

السلسلة	التوقيت المستهدف	المعمارية والذاكرة	تركيز النظام
MI500	2027	CDNA 6 مع HBM4e	حل Ferrara على مستوى الرفوف مع اتصال معياري نحاسي وبصري
MI600	2028	CDNA-Next	أنظمة Helios 600 مع شبكات Pensando للحد من قيود نقل البيانات في مزارع تدريب الذكاء الاصطناعي

وبالتوازي مع تطور معالجاتها المركزية، توسع AMD مجموعة Instinct من المعالجات الرسومية لديها للحفاظ على الشدة الحاسوبية المطلوبة لعمليات نشر الذكاء الاصطناعي واسعة النطاق. وستعتمد سلسلة MI500 المقبلة، التي ستنطلق في 2027، على معمارية CDNA 6، مع ذاكرة HBM4e وتصميمات معيارية تدعم كلًا من الاتصال النحاسي والبصري. وقد صُممت هذه المعمارية خصيصًا لمنافسة البدائل الرائدة في السوق، مثل سلسلة Rubin Ultra من Nvidia، عبر تحسين الأداء ضمن حل Ferrara على مستوى الرفوف.

وعند النظر إلى ما هو أبعد، ستستفيد سلسلة MI600، المقررة في 2028، من معمارية CDNA-Next. ومن خلال دمج هذه المعالجات الرسومية في أنظمة Helios 600 على مستوى الرفوف إلى جانب شرائح الشبكات Pensando، يركز التصميم على حل قيود نقل البيانات التي تعانيها مزارع تدريب الذكاء الاصطناعي الحالية. ويجري بناء هذه الأنظمة لتلبية متطلبات الجيل التالي من النماذج ذات المعاملات الضخمة، بما يرسخ مكانة AMD مزودًا محوريًا للبنية التحتية للذكاء الاصطناعي على نطاق واسع.

توحيد المنظومة والكفاءة

2030

تعرض AMD خططها الخاصة بالمعالجات المركزية والمعالجات الرسومية والأنظمة بصفتها خريطة طريق منسقة للبنية التحتية يمكن لمهندسي مراكز البيانات الاستناد إليها حتى نهاية العقد.

ويرتكز هذا التقدم التكنولوجي على تركيز كبير على كفاءة استهلاك الطاقة مقابل كل واط في البيئات فائقة التوسع. ومع طرح بيئة Fidenza التجريبية ومعمارية رفوف الذكاء الاصطناعي Ferrara، تعطي AMD الأولوية لكفاءة النظام الكلية بدلًا من الاكتفاء بتحسينات الشرائح المنفردة. ويشير التوجه نحو مواءمة معايير x86 مع امتدادات ACE إلى أن الصناعة تتحول بعيدًا عن الجزر الاحتكارية، سعيًا إلى منظومة موحدة وقابلة للتشغيل البيني تدعم اعتمادًا أوسع للذكاء الاصطناعي الوكيلي في البيئات المؤسسية. ويشكل هذا النهج المنسق خط أساس لمهندسي مراكز البيانات المستقبليين الذين يخططون لنشر عتادهم حتى عام 2030.